JAPANESE UTILITY MODEL APPLICATION PUBLICATION

JP 1-18757 U (= S64-18757 U)

THIN FILM TRANSISTOR

ABSTRACT

[Object] To provide a thin film transistor which is capable of avoiding interruption of source and drain electrodes and metal wirings connected thereto by flattening a step formed by a gate wiring metal formed on a substrate and which is easy in manufacture and suitable for a fine structure.

[Structure] A thin film transistor includes a substrate, a gate electrode formed

on the substrate, a flattening insulating film which is formed on a surface of the substrate in an area except a portion provided with the gate electrode and which is formed by applying and baking a silicon compound to a thickness substantially equal to that of the gate electrode, and a gate insulating film formed on a surface of the gate electrode, and a semiconductor film and source and drain electrodes successively formed on the gate insulating film.

⑩ 日本国特許庁(JP)

①実用新案出願公開

⑫ 公開実用新案公報(U)

昭64-18757

⑤ Int Cl.* H 01 L 29/ G 02 F 1/ H 01 L 27/ // G 09 F 9/	133 3 2 7 12	庁内整理番号 G-7925-5F 7370-2H A-7514-5F 7335-5C	②公開 昭和審査請求	和64年(1989) 1 月 30日 未請求 (全 頁)
図考案の名称 薄膜トランジスタ				
	②実 願	昭62-114277		
	会出 願	昭62(1987)7月25日		
位考 案 者	鎌 田 英 村	財 東京都八王子市石川町 社八王子研究所内	2951番地の5	カシオ計算機株式会
应考 案 者	山 村 信 🕏	幸 東京都八王子市石川町 社八王子研究所内	2951番地の 5	カシオ計算機株式会
包考 案 者	佐藤 俊 -	一 東京都八王子市石川町 社八王子研究所内	2951番地の 5	カシオ計算機株式会
包考 案 者	松本工	太 東京都八王子市石川町: 社八王子研究所内	2951番地の5	カシオ計算機株式会
包出 願 人	カシオ計算機株式会社	東京都新宿区西新宿2	丁目6番1号	



明 細 曹

1. 考案の名称

薄膜トランジスタ

- 2. 実用新案登録請求の範囲
- (1)ゲート電極が形成された基板と、この基板 面上のゲート電極が形成された部分以外の部分に けい素化合物の塗布、焼成によって前記ゲート電 極の膜厚とはぼ等しい膜厚に形成された平坦化 を関と、少なはほがート電極面上に形成 を関と、上絶縁膜と、このゲート絶縁膜に順次形 成された半導体膜、及びソース、ドレイン電極と を具備していることを特徴とする薄膜トランジス ク。
- (2)前記平坦化絶縁膜は、前記基板及びゲート電極上にけい素化合物を塗布し、焼成後、該ゲート電極の表面が露出する程度のエッチングにより形成されていることを特徴とする実用新案登録請求の範囲第1項記載の薄膜トランジスク。
- (3) 前記平坦化絶縁膜は、けい素化合物の溶液を前記基板及びフォトレジストで被ったゲート電

601

実開64-18757 j-1-



極上に塗布し被膜を形成した後、前記フォトレジストと共に、除去することにより形成されていることを特徴とする実用新築登録請求の範囲第1項記載の薄膜トランジスタ。

3. 考案の詳細な説明

(考案の技術分野)

本考案は、微細化構造に適した薄膜トランジス 夕に関するものである。

(従来技術とその問題点)

従来、画素電極となる複数の透明電極とこれらの透明電極のそれぞれに接続されたスイッチイング素子とをマトリクス状に配列した基板と、対向する透明電極を設けた対向基板の間に、液晶等の電気光学効果を有する物質を封入したアクティアでは、カリクス型のディスプレイが高コントラストいる。このディスプレイのスイッチイング素子としては、でいるのディスジスタが用いる。この声によっては、カンジスタは従来、第3図に示す如く製造されている。



即ち、第3図は従来の薄膜トランジスタの製造 工程を示す工程図で、この薄膜トランジスタは、 同図回に示す如く、まずガラス等の透明な基板 1 上に真空蒸着法等により電極配線材料を堆積した 後、フォトリソグラフィー法によりパターニング して、膜厚が1000人以下のゲート電極2を形成す る。次に、同図(b)に示す如く、絶縁体をスパッタ リング法あるいはプラズマCVD (化学気相成長) 法等により堆積して、ゲート絶縁膜3を形成する。 次に同図(のに示す如く、ゲート絶縁膜3上にアモ ルファスシリコン等をプラズマCVD法等により 堆積してパターニングすることにより半導体膜 4 を形成すると共に、透明導電膜を堆積してパター ニングすることにより、画素電極5を形成する。 そして、この半導体膜4と画素電極5上に真空蒸 着法等により電極配線材料を堆積して、フォトリ ソグラフィー法によりパターニングしてソース電 極6及びドレイン電極7を形成する。この構造の 薄膜トランジスタは、ゲート電極2とソース電極 6及びドレイン電極7とが異なる平面上にあるも



のでスタガ形といわれるものである。

最近、薄膜トランジスタは、ディスプレイの大面積化と高画質化に伴って、微細化構造を実現し歩間まり良く製造することが要望されており、このような、従来の構造の薄膜トランジスタにおいて、微細化構造にするためには、ゲート電位2の配線金属幅を狭くする必要がある。

(考案の目的)



本考案は、上記従来の問題点等に鑑みなされたもので、基板上に形成されるゲート配線金属により生じる段差を平坦化して、ソース及びドレイン電極及びこれらの金属配線が断線することなく、かつ製造も容易で微細化構造に適した薄膜トランジスタを提供することを目的とする。

〔考案の要点〕

本考案は、上記目的を達成するために、基板上に形成したゲート電極及びその配線金属により生じる段差を、けい素化合物の塗布、焼成によって形成された酸化シリコン膜(SiOz膜)で平坦化し、かつその上にゲート絶縁膜を形成し、その絶縁膜上に半導体領域として半導体膜、ソース及びドレイン電極を形成することを要点とする。

〔寒 施 例〕

以下、本考案の実施例について、図面に即して 詳細に説明する。

第1図は本考案の一実施例に係る薄膜トランジスタの構造を示す図である。同図において、11 はガラス、石英等の材料からなる基板、12はこ



の基板11上にアルミニウム(Aℓ)、モリブデ ン(Mo)、金(Au)、クロム(Cr)、銅 (Cu)、チタン(Ti)、タングステン(W) 等の電極配線材料からなり厚さがほぼ2000A以上 でパターン形成したゲート電極、13はゲート電 極12を除いた基板11上に該ゲート電極12と ほぼ同じ厚さに形成した平坦化絶縁膜(SOG膜)、 1 4 はゲート電極 1 2 及び平坦化絶縁膜 1 3 上に 形成した酸化シリコン、又は窒化シリコン等の材 料からなるゲート絶縁膜、15はゲート絶縁膜 1 4 上にアモルファスシリコン等を1000A 程度堆 程して形成した半導体膜、16は半導体膜15に 隣接させてゲート絶縁膜14上に形成された透明 電極からなる画素電極、17は半導体膜15上に 上記電極配線材料と同様の材料で形成したソース 電極、18は半導体膜15及び画素電極16上に これらを電気的に接続するように前記ソース電極 17と同様の電極配線材料で形成したドレイン電 極である。

このようにして形成された薄膜トランジスタ及



び画素電極は、それぞれ基板上にマトリクス状に多数個配列形成され、それぞれの薄膜トランジスタのゲート電極は、列ごとにゲート電極配線で接続され、またソース電極は、行ごとにソース電極配線で接続されている。

次に上記構造の薄膜トランジスタの製造方法について説明する。



及び400 ℃の2段階ベークにより焼成し、塗布し たけい素化合物を酸化シリコン(SiO2)のS OG膜13にする。このけい素化合物としてはシ ラノール系無機化合物と、シラノール系有機化合 物との混合物を用いる。この混合物は、熱処理に より固化し、透明で髙耐熱性、髙絶縁性の被膜と なる。次に同図(のに示す如く、酸化シリコン化し たSOG膜13をドライエッチング法を用いてゲ -ト電極12の表面が露出する程度までエッチン グする。この工程によりゲート電極12による段 差の平坦化が行われる。次に同図ゆに示す如く、 平坦化した表面に酸化シリコン、または窒化シリ コン等の絶縁体をスパッタリング法あるいはプラ ズマCVD法等により堆積してゲート絶縁膜1 4 を形成し、続いてアモルファスシリコン等を連続 して1000A程度堆積し、フォトリソグラフィー法 等により半導体領域として半導体膜15を形成す る。その後、スパッタリング法等によりゲート絶 緑膜14上に透明導電性材料として酸化インジウ ム(ITO)等を堆積し、フォトリソグラフィー



蒸着法またはスパッタリング法等により電極配線 材料を堆積しフォトリツグラフィー法等によりソース電極17及びドレイン電極18を形成する。 以上の製造方法による薄膜トランジスタでは、 ゲート電極12の厚みによる段差が、SOG膜 13により平坦化されるので、ゲート電極が例え ば2000A~10000 A程度に厚い場合でも、基板

法等により画素電極16を形成する。次に、真空

13により平坦化されるので、ゲート電極が例えば 2000 A ~ 10000 A 程度に厚い場合でも、基本では 12とが一ト電極12との間の段差を生ずの段差を生ずの段差を生ずの段差を生がの段差でを生ずので、 ない 12とが、 2000 A ~ 1000 C では 12とが、 4000 C では 12とが、 4000 C では 12のでは 13のでは 13

第3図は本考案の薄膜トランジスタの第二実施



例に係る製造工程を示す図である。なお、第1図 に対応する部分は同一の符号を記す。同図のにお いて、第一実施例と同様に基板11上に電極配線 材料を堆積し、フォトリソグラフィー法に基づい て、フォトレジスト21をゲート電極12の形状 にパターニングし、前記電極配線材料をエッチン グする。次に、同図(6)に示す如く、フォトレジス ト21を残したまま基板11及びフォトレジスト 2 1 上にけい業化合物の溶液をスピンコート法等 により膜厚がゲート電極12と同程度の厚さにな るよう塗布し、然る後、恒温槽で約100 ℃程度で ベークして不完全硬化状態の被膜13aを形成す る。次に、同図のに示す如く、ゲート電極12上 のフォトレジスト21を剝離液により剝離して、 フォトレジスト21上と共に未硬化被膜13aを 除去する。その後、約400 ℃程度でベークにより **焼成し硬化させてSOG膜13を形成し、これに** よってゲート電極による段差が平坦化される。次 に、同図回に示す如く、第一実施例と同様の製造 方法で、ゲート絶縁膜14、半導体膜15、画素



電極16、ソース電極17及びドレイン電極18を形成する。

以上の製造方法による薄膜トランジスタでは、 第一実施例で製造したものと同様にゲート電極 12の設差を平坦化することができ、その上に形成されるソース電極の金属配線及び、半導体領域 上のソース及びドレイン電極の断線を防止できる。 また、特に本実施例によるリフトオフ法によるもので、ゲート電極12上には、SOG膜13が 触れない構造になっており、ゲート電極12上に SOG膜が残存することがないので、ゲート絶縁 膜14が必ず単一層になり、性能の良いトランジスタを製造することが可能になる。

尚、上記各実施例において、SOG膜13は、 基板11とゲート電極12との間の段差を実質的 になくすよう形成されればよく、少なくともその 上部に形成されるソース電極の金属配線及び半導 体領域のソース及びドレイン電極に影響を与えな い程度の段差があってもよい。例えば第二実施例 のリフトオフ法による場合に、SOG膜13がゲ



ート電極12の膜厚よりも多少薄く、または厚く 形成されていてもよい。また第一実施例のエッチ ング法による場合には、SOG膜13を形成した 後、少なくともゲート電極12表面が露出する程 度までエッチングされればよく、露出したときに SOG膜13がゲート電極12の膜厚より多少薄 くなっていてもよい。

(考案の効果)

以上詳細に説明したように、本考案によれば基 板とその上に形成されるゲート電極との間の段差 をSOG膜を用いた平坦化絶縁膜によりなくして いるため、このゲート電極上に形成される電極及 び金属配線が断線することがなくなり、配線幅を 狭くすることにより微細化構造の実現が可能にな る。また、製造も容易になり歩留りを向上できる。 4. 図面の簡単な説明

第1図は本考案の一実施例に係る薄膜トランジ スタの構造を示す図、

-第2図(a)~(d)は本考案の薄膜トランジスタの第一実施例に係る製造工程を示す図、




第3図(a)~(d)は本考案の薄膜トランジスタの第二実施例に係る製造工程を示す図、

第4図(a)~(c)は従来の薄膜トランジスタの製造工程を示す図である。

- 1 1 · · · 基板、
- 12・・・ゲート電極、
- 13 · · · SOG膜、
- 14・・・ゲート絶縁膜、
- 15 · · · 半導体膜、
- 17・・・ソース電極、
- 18・・・ドレイン電極.


実用新案登録出願人 カシオ計算機株式会社



第 1 図

614 実開 64⁻1875**7**


出版人 カシオ計算機株式会社




第 2 図

615

実開64-18757 出版人 カシオ計算機株式会社





第 4 図

第四百1-18757。

手続補正書

昭和62年//月望由

特許庁長官 小川邦夫 殿

1. 事件の表示 昭和62年 実用新案登録願 第114277号

2. 考案の名称

薄膜トランジスタ

3. 補正をする者 事件との関係 実用新案登録出願人 住所 東京都新宿区西新宿2丁目6番1号 名称 (144)カシオ計算機株式会社 代表者 樫 尾 忠 雄

4. 補正命令の日付

自 発

5. 補正の対象 明細書の「3. 考案の詳細な説明」及び 「4. 図面の簡単な説明」の各欄

6. 補正の内容

別紙の通り

方式以本

62.11. 5.

618

尖阳 64-18757




6)補正の内容

- 1)明細書第2頁第19行目に「第3図」とあるを「第4図」と補正する。
- 2) 明細書第3頁第1行目に「第3図」とあるを 「第4図」と補正する
- 3)明細書第3頁第17行目に「ソース」とあるを「ドレイン」と補正する。
- 4) 明細書第3頁第18行目に「ドレイン」とあるを「ソース」と補正する。
- 5) 明細書第3頁第19行目に「ソース」とあるを「ドレイン」と補正する。
- 6) 明細書第3頁第20行目に「ドレイン」とあるを「ソース」と補正する。
- 7)明細書第4頁第1行目に「スタガ形」とあるを「逆スタガ型」と補正する
- 8)明細書第4頁第6行目に「ゲート電位」とあるを「ゲート電極」と補正する。
- 9) 明細書第4頁第15行目に「ソース」とあるを「ドレイン」と補正する。
- 10) 明細書第4頁第15行目に「ドレイン」とある



を「ソース」と補正する。

- 11) 明細書第4頁第17行目に「ソース」とあるを「ドレイン」と補正する。
- 12) 明細書第6頁第15行目に「ソース」とあるを「ドレイン」と補正する。
- 13) 明細書第6頁第17行目に「ソース」とあるをを「ドレイン」と補正する。
- 14) 明細書第6頁第18行目に「ドレイン」とあるを「ソース」と補正する。
- 15)明細書第7頁第4行目に「ソース電極は、行 ごとにソース電極」とあるを「ドレイン電極は、 行ごとにドレイン電極」と補正する。
- 16) 明細書第7頁第16行目に「20μm 」とあるを 「約10μm 」と補正する。
- 17) 明細書第9頁第3行目~4行目に「ソース」とあるを「ドレイン」と補正する。
- 18) 明細書第9頁第4行目に「ドレイン」とあるを「ソース」と補正する。
- 19) 明細書第9頁第10行目に「ソース」とあるを「ドレイン」と補正する。



- 20) 明細書第9頁第15行目~16行目に「テーパーエッジ」とあるを「テーパーエッチング」と補正する。
- 21) 明細書第11頁第1行目に「ソース」とあるを「ドレイン」と補正する。
- 22) 明細書第11頁第1行目に「ドレイン」とあるを「ソース」と補正する。
- 23) 明細書第11頁第6行目に「ソース」とあるを「ドレイン」と補正する。
- 24) 明細書第11頁第17行目に「ソース」とあるを「ドレイン」と補正する。
- 25) 明細書第13頁第10行目に「ソース」とあるを「ドレイン」と補正する。
- 26) 明細書第13頁第11行目に「ドレイン」とあるを「ソース」と補正する。

以上